Responsibilities：
Responsible for all aspects of chip backend design, including floor planning, place and routing, CTS, timing convergence iterations/optimization, and final DRC/LVS.
Qualifications:
1. BSEE, MSEE or higher.
2. At least 5 years experience of large ASIC backend designs.
3. Experience with Synopsys and/or Cadence design tools.
4. Familiar with 0.18um, 0.13um and/or 90nm CMOS designs.
5. Good communication skills, team spirit.

工作职责：
负责整个芯片或模块的布局布线设计, 包括布局规划, 布局布线, 时钟树生成, 时序优化和收敛, 以及 DRC/LVS物理验证.
任职资格：
1. 电子工程或微电子专业本科及以上学历；
2. 至少5年以上大规模集成电路芯片后端设计经验；
3.具有使用Synopsys 或Cadence 设计工具的相关经验；
4.熟悉90nm及以下工艺芯片设计；
5.良好沟通能力和团队精神。.

晶晨半导体Amlogic是一家发展迅速的芯片设计公司，1995年创立于美国加利福尼亚圣克拉拉，2001年成立了晶晨半导体(上海)有限公司，并陆续在深圳、北京、香港及台北设立分支机构，现有600多名员工，已成为全球视频业界领先的无晶圆半导体系统设计公司。
经过十几年的潜心开发，晶晨半导体拥有众多专业IP、音视频处理技术专利和高清多媒体处理引擎，创造出业内领先的多核并行处理技术及3D图形处理技术，产品覆盖了智能电视、OTT智能机顶盒和智能家居等消费类电子，并积累了TCL、创维、海信、海尔、飞利浦、索尼、夏普、小米、阿里巴巴等众多海内外知名客户。

人生道路的改变常常只在一念之间，加入晶晨，用“芯”成就未来！