任职要求：
1. 熟悉Verilog RTL Design、Simulation、Synthesis、STA、Scan/ATPG等相关DFT Design Flow
2. 有DCG-SPG Flow、High-Performance CPU/GPU PPA Optimization、Memory BIST、Back-end Flow、Low Power Flow、Constraint Integration相关经验佳
岗位职责 ：
负责High-Performance CPU Front-end Flow、Performance/Power/Area(PPA) Optimization、Design-For-Test (Scan/MBIST)、Function/DFT/STA Verification、Advanced Flow Development

瑞晟微电子成立于2001年12月，位处苏州工业园区金鸡湖东沈浒路，投资总额5,000万美元，以集成电路设计为主要业务，主要产品为芯片。其中，研发人员占公司总人数的九成以上，超过七成研发人员为硕博士学历。本着以人为本，企业与员工共同成长的信念，每位研发人员在进公司后，公司随即对其进行为期3个月至半年的集成电路设计教育训练，而后再以on-job training方式，让同仁透过学习获得成长，由此显见公司对于产品研发方面的重视程度。未来，在中国半导体产业蓬勃发展的基础上，瑞晟微电子将致力于半导体集成电路的研发、芯片的销售与集成电路设计人才的培育，以期在全球半导体产业上占有一席之地。