a) Responsibilities
i. Finish digital physical design layout，including all PR flows from netlist to gds
ii. Check formality、STA、IRdrop、EM
iii. Clean physical verification，such as DRC/LVS
b) Requirements
i. 微电子或相关专业本科及以上学历，了解CMOS电路基本结构和原理
ii. 熟悉数字后端设计流程中APR相关的Flow，擅长DRC/LVS验证者佳
iii. 熟练使用一种及以上主流P&R Tool (例如 ICC/ICC2、Encounter/INNOVUS之一) 者佳
iv. 有Floorplan、Placement、CTS、Routing、STA等55nm~28nm项目经验者尤佳
v. 对工作积极主动、认真踏实、敢于承担责任、具有良好的团队合作精神。

瑞晟微电子成立于2001年12月，位处苏州工业园区金鸡湖东沈浒路，投资总额5,000万美元，以集成电路设计为主要业务，主要产品为芯片。其中，研发人员占公司总人数的九成以上，超过七成研发人员为硕博士学历。本着以人为本，企业与员工共同成长的信念，每位研发人员在进公司后，公司随即对其进行为期3个月至半年的集成电路设计教育训练，而后再以on-job training方式，让同仁透过学习获得成长，由此显见公司对于产品研发方面的重视程度。未来，在中国半导体产业蓬勃发展的基础上，瑞晟微电子将致力于半导体集成电路的研发、芯片的销售与集成电路设计人才的培育，以期在全球半导体产业上占有一席之地。