基于 TSMC28 nm Cortex-a7core 的数字 IC 后端实现

项目简述：项目主要内容是从综合后的 netlist 开始直至 timing signoff 和 physical signoff。通过这个项目的实践，主要学习掌握了以下几方面技能： 1.学习了解 TSMC28 nm 的工艺及项目采用的 metal stack； 2.根据 ARM 提供的 reference floorplan 以及顶层指定的 port 来做 floorplan； 3.学习了解 powerplan 制定的依据，策略以及 powerplan 的结构； 4.根据 placement 的结果，采取添加 bound/region，设置 group path 等方法来优化 timing； 5.设置 cts 相关参数。比如通过指定 clock inverter，icg 等 cell 类型限制工具做时钟树使用的 clock cell；设置target latency 和 target skew 等参数使得做出来的 tree 更短更平； 6.掌握分段做tree思想做长clock common path，以优化timing； 7.根据时钟树综合结果，学会了利用工具自带的 clock tree debugger（CTD） 来分析时钟结构以及时钟树质量； 8.学习了解寄生参数 RC 的提取流程，并学会了借助 RC 抽取产生的 short 和 open 文件来定位 short 和 open 的情况； 9.学习熟悉静态时序分析 Prime Time 的流程，建立 dmsa flow；掌握在 Prime Time 中修复 setup time，hold time ,max_transition,max_capacitance 等 violation 的修复； 10.学习了解 calibre drc 检查原理以及 DRC 检查的流程；从 Innovus 中导出 gds，到把标准单元和 macro 的gds merge 到设计中去，最后基于 foundary 提供的 DRC Rule 进行 DRC 检查； 11.学习了解物理验证 LVS 的原理，学习了解在 calibre 中添加 POWER 和 Ground 的 TEXT 的方法，把设计 gds（工具自动根据 GDS 抽出对应的 spice 格式网表）与 v2lvs 产生的 spice 格式的 netlist 进行比对，最后 LVS pass

学员